搜索资源列表
Verilog-DRAM
- fpga(veriloh hdl)编写的SDRAM程序说明 -fpga(veriloh hdl)SDRAM
seven_seg_decoder
- ITS A verilog HDL code for seven segment display .. on different FPGA there are seven segment displays available .. any number from 0 to 9 can be displayed on it .. using this decoder a BCD input is required .. that would be decoded to seven segment
T_light
- A verilog HDL program to simulate a traffic light condition at a T-junction.
VerilogHDL
- Verilog HDL设计要点在前面学习的基上， 通过本章十个阶段的练习，能逐步掌握Verilog HDL 设计的要点。可以先理解样板模块中每一条语句的作用，然后对样板模块进行综合前和综合后仿真，再独立完成每一阶段规定的练习。-Verilog HDL design points in the previous study based on ten stages of practice by this chapter, can gradually grasp the main points of
veriloghdl
- verilog hdl硬件描述语言，其中讲述了十个例子，帮助大家学习verilog hdl硬件描述语言。-verilog hdl hardware descr iption language, which describes 10 examples to help you learn verilog hdl hardware descr iption language.
1212
- VERILOG+HDL硬件描述语言实现电话计费系统，实践代码。-VERILOG+ HDL hardware descr iption language telephone billing system, practice code.
my_clock
- 使用verilog HDL语言编写的时钟电路代码，能实现24小时电子钟的功能。-Using verilog HDL code written in the clock circuit can achieve 24-hour clock function.
fft_fpga
- FFT（快速傅里叶变化）蝶形算法 Verilog HDL语言-FFT Verilog HDL
verilog
- 一个很好的关于verilog的PPT 第1章 EDA设计与Verilog HDL语言概述 第2章 Verilog HDL基础与开发平台操作指南 第3章 Verilog HDL程序结构 第4章 VERILOG HDL语言基本要素 第5章 面向综合的行为描述语句 第6章 面向验证和仿真的行为描述语句 第7章 系统任务和编译预处理语句 第8章 VERILOG HDL可综合设计的难点解析 第9章 高级逻辑设计思想与代码风格 第10章 可综合状态机开发实例 第1
16QAM
- This Verilog HDL file for 16 QAM mapper-This is Verilog HDL file for 16 QAM mapper
dct
- all ok...4 Dec 2009 ... In this method the 2-Dimensional DCT is obtained by taking two ... column-wise 1D DCT is ascertained which gives the 2D DCT of the data. ... The design is done in Verilog HDL and the simulation is done in Modelsim 6.3b.
VGA_TEST
- 用verilog HDL实现的VGA接口，调试成功，能直接使用-Implemented using verilog HDL VGA interface, debugging success, can be used directly
2BCD
- 二进制转BCD码 verilog hdl Quartus II 9.0sp2 编译通过 所有的文件-Binary to BCD code verilog hdl Quartus II 9.0sp2 compile all the documents
I2C
- 语言：verilog 功能：用Verilog HDL编写的I2C主机串行通信的程序。两条总线线路：一条串行数据线 SDA， 一条串行时钟线 SCL；串行的 8 位双向数据传输位速率在标准模式下可达 100kbit/s，快速模式下可达 400kbit/s ，高速模式下可达 3.4Mbit/s；在数据传输过程中，当时钟线为高电平时，数据线必须保持稳定。如果时钟线为高电平时数据线电平发生变化，会被认为是控制信号。 仿真工具：modelsim 综合工具：quartus -Language:
Verilog_HDL-SamirPalnitkar
- This book is for verilog HDL by Samir Palnitkar.
Verilog-HDL
- 一本关于Verilog HDL 的很好书籍，希望对初学者有用-A good book on Verilog HDL, I hope be useful for beginners
serial_adder
- This is a simple Serial Adder for Quartus II. The source code is in verilog HDL
Verilog-HDL
- Verilog HDL 众多实例。-Verilog HDL
digital-clock-
- 本代码采用verilog HDL语言编写。实现的是数字跑表计时功能-The code using verilog HDL language. Implementation is a digital stopwatch timer functions
verilog-HDL
- verilog hdl使用教程，详细入微的讲解了FPGA开发的必备工具verilog HDL语言。对于新手入门有很大的帮助。-verilog hdl use of tutorials, detailed explanations of the FPGA nuanced development of the necessary tools verilog HDL language. For beginners a great help.